พื้นฐานการเร่งความเร็ว Cloud FPGA ด้วย SDAccel

เมื่อความต้องการข้อมูลเพิ่มขึ้น โปรเซสเซอร์แบบดั้งเดิมก็ประสบปัญหาในการรักษาความเร็ว ทำให้เกิดการเปลี่ยนแปลงไปสู่การประมวลผลที่สามารถกำหนดค่าใหม่ได้และมีประสิทธิภาพสูง การเร่งความเร็ว FPGA ในคลาวด์มอบความสมดุลที่สมบูรณ์แบบระหว่างความยืดหยุ่นของซอฟต์แวร์และความเร็วระดับฮาร์ดแวร์สำหรับปริมาณงานสมัยใหม่ หลักสูตรนี้จะนำคุณผ่านแนวคิดพื้นฐานและกระบวนทัศน์ของการพัฒนาแอปพลิเคชันคลาวด์ที่เร่งความเร็วด้วย FPGA คุณจะเปลี่ยนจากการทำความเข้าใจการออกแบบร่วมกันของฮาร์ดแวร์-ซอฟต์แวร์ขั้นพื้นฐาน ไปสู่การจัดโครงสร้างเคอร์เนลการเร่งความเร็วประสิทธิภาพสูงโดยใช้สภาพแวดล้อม SDAccel สิ่งที่คุณจะได้เรียนรู้: - ทำความเข้าใจพื้นฐานของการประมวลผลที่สามารถกำหนดค่าใหม่ได้ สถาปัตยกรรม FPGA และข้อดีข้อเสียระหว่าง CPUs, GPUs, และ ASICs. - อธิบายขั้นตอนการพัฒนา SDAccel รวมถึงการดำเนินการโค้ดโฮสต์และโมเดลการดำเนินการเคอร์เนลฮาร์ดแวร์. - ประยุกต์ใช้หลักการออกแบบ High-Level Synthesis (HLS) เพื่อเขียนเคอร์เนล C/C++ และ OpenCL ที่ได้รับการปรับปรุงให้เหมาะสมสำหรับการเร่งความเร็วฮาร์ดแวร์. - วิเคราะห์สถาปัตยกรรมหน่วยความจำ การเพิ่มประสิทธิภาพแบนด์วิดท์หน่วยความจำส่วนกลาง และกลยุทธ์การถ่ายโอนข้อมูลระหว่างโฮสต์และ FPGA. - สำรวจรูปแบบการปรับใช้คลาวด์สมัยใหม่สำหรับ FPGAs รวมถึงอินสแตนซ์การเร่งความเร็วเสมือนและการจัดการรันไทม์ คุณจะเริ่มต้นด้วยการเรียนรู้คำศัพท์หลัก แนวคิดฮาร์ดแวร์พื้นฐาน และสถาปัตยกรรมของอุปกรณ์ที่สามารถกำหนดค่าใหม่ได้ จากนั้น โมดูลที่เขียนไว้จะนำคุณผ่านการออกแบบโครงสร้างของเคอร์เนลการเร่งความเร็ว เทคนิคการเพิ่มประสิทธิภาพ และเวิร์กโฟลว์การรวมระบบคลาวด์ หลักสูตรนี้ออกแบบมาสำหรับนักพัฒนาซอฟต์แวร์ สถาปนิกระบบ และผู้ที่ชื่นชอบเทคโนโลยีที่ต้องการเข้าสู่โลกของการเร่งความเร็วฮาร์ดแวร์ ไม่จำเป็นต้องมีประสบการณ์ในการออกแบบ FPGA หรือภาษาคำอธิบายฮาร์ดแวร์ (HDL) มาก่อน เริ่มอ่านวันนี้เพื่อปลดล็อกพลังของการประมวลผลคลาวด์ที่เร่งความเร็วด้วยฮาร์ดแวร์